본문 바로가기
컴퓨터활용능력/1급 필기시험

중앙 처리 장치(CPU)와 주기억 장치 정리

by joocabin 2025. 6. 5.
728x90
반응형

중앙 처리 장치(CPU)와 주기억 장치 정리

중앙 처리 장치(CPU)는 컴퓨터의 두뇌로, 제어 장치와 연산 장치로 구성됩니다.

✅ 제어 장치

명령어를 해석하고 흐름을 제어합니다.

- 프로그램 카운터(PC): 다음 명령어 주소 저장

- 명령 레지스터(IR): 현재 명령어 저장

✅ 연산 장치

산술 및 논리 연산을 수행합니다.

- 누산기(Accumulator): 연산 결과를 임시 저장

- 기타: 데이터 레지스터, 상태 레지스터

 

1-30

✅ CPU 성능 단위

- Hz: 초당 클럭 동작 횟수

- MIPS: 초당 처리 명령어 수

- FLOPS: 초당 부동소수점 연산 횟수

- FSB: CPU와 RAM 간 데이터 전송 통로

✅ 마이크로프로세서 구조 (RISC vs CISC)

RISC: 명령어 수 적음, 구조 단순, 빠름

CISC: 명령어 수 많음, 구조 복잡, 느림

최근에는 두 방식을 혼합한 구조 사용

 

1-31

✅ 주기억 장치

컴퓨터가 직접 접근 가능한 메모리, RAM과 ROM으로 구분

📌 ROM (Read Only Memory)

- 비휘발성 메모리, 읽기 전용

- 종류:

- 마스크롬: 수정 불가

- PROM: 1회 기록 가능

- EPROM: 자외선으로 수정

- EEPROM: 전기적 방식으로 수정 (현재 주로 사용)

 

1-32

📌 RAM (Random Access Memory)

- 휘발성 메모리, 작업 중 데이터 저장

- 종류:

- DRAM: 느림, 값쌈, 메인 메모리

- SRAM: 빠름, 비쌈, 캐시 메모리로 사용

 

1-33

✅ 기타 메모리

📌 캐시 메모리

CPU와 RAM 사이 속도 차이 보완

L1, L2, L3 존재

📌 가상 메모리

보조 기억장치 일부를 RAM처럼 사용

📌 플래시 메모리

비휘발성, USB/스마트폰 등에 사용

📌 연관 메모리

저장된 내용 기반으로 접근, 빠름

📌 버퍼 메모리

입출력 장치와 RAM 간 속도 차이 해결

📌 채널

입출력 장치와 메모리 간 데이터 흐름 제어

✅ 핵심 요약

- CPU는 제어 장치와 연산 장치로 구성

- 주요 레지스터: PC, IR, 누산기

- 성능 단위: Hz, MIPS, FLOPS, FSB

- 마이크로프로세서: RISC (간단), CISC (복잡)

- ROM: 비휘발성, RAM: 휘발성

- SRAM: 캐시 메모리, DRAM: 메인 메모리

- 가상 메모리, 플래시, 캐시 등 다양한 메모리 존재

728x90
반응형